2022-09-04 15:35 阅读 10
1、verilog语法之memory存储器 命名规则:reg[n-1:0] 存储器名[m-1:0]说明:这是m个n位的存储器,该存储器的地址范围是0-(m-1)举例:reg[3:0] memo[255:0]说明:这是256个4位存储器,该存储器地址范围是0-255。